Avances en eficiencia de IA con un chip de memoria spintrónica

Para realizar predicciones precisas y completar tareas de manera confiable, la mayoría de los sistemas de inteligencia artificial (IA) necesitan analizar rápidamente grandes volúmenes de datos. Este proceso actualmente implica la transferencia de datos entre unidades de procesamiento y memoria, que son separadas en los dispositivos electrónicos existentes.

En los últimos años, muchos ingenieros intentaron desarrollar nuevo hardware que pudiera ejecutar algoritmos de IA de manera más eficiente, conocido como sistemas de computación en memoria (CIM). Estos sistemas son componentes electrónicos que pueden realizar cálculos y almacenar información, funcionando como procesadores y memorias no volátiles. La no volatilidad significa que pueden retener datos incluso cuando están apagados.

La mayoría de los diseños CIM introducidos anteriormente se basan en enfoques de computación analógica, que permiten a los dispositivos realizar cálculos aprovechando la corriente eléctrica. A pesar de su buena eficiencia energética, las técnicas de computación analógica son significativamente menos precisas que los métodos digitales y a menudo no logran manejar de manera confiable grandes modelos de IA o grandes cantidades de datos.

Investigadores de la Southern University of Science and Technology, Xi'an Jiaotong University y otros institutos desarrollaron recientemente un nuevo chip CIM prometedor que podría ayudar a ejecutar modelos de IA más rápido y de manera más eficiente en términos de energía.

Su sistema propuesto, descrito en un artículo publicado en Nature Electronics, se basa en una memoria de acceso aleatorio magnética de par de transferencia de espín (STT-MRAM), un dispositivo spintrónico que puede almacenar unidades binarias de información (es decir, 0s y 1s) en la orientación magnética de una de sus capas subyacentes.

Uso de spintrónica para ejecutar IA de manera más eficiente

Los dispositivos STT-MRAM, como el utilizado por este equipo de investigación, consisten esencialmente en una pequeña estructura conocida como unión de túnel magnético (MTJ). Esta estructura tiene tres capas: una capa magnética con una orientación "fija", una capa magnética que puede cambiar su orientación y una delgada capa aislante que separa las otras dos capas.

Cuando las dos capas magnéticas tienen direcciones magnéticas paralelas, los electrones pueden atravesar fácilmente el dispositivo, pero cuando están opuestas, la resistencia aumenta y el flujo de electrones se vuelve más difícil. Los dispositivos STT-MRAM aprovechan estos dos estados diferentes para almacenar datos binarios.

"Los macros CIM no volátiles (es decir, módulos funcionales pre-diseñados dentro de un chip que pueden procesar y almacenar datos) pueden reducir la transferencia de datos entre las unidades de procesamiento y memoria, proporcionando cálculos de inteligencia artificial rápidos y eficientes en energía", escribieron Humiao Li, Zheng Chai y sus colegas en su artículo.

"Sin embargo, la arquitectura CIM no volátil típicamente se basa en la computación analógica, que tiene limitaciones en términos de precisión, escalabilidad y robustez. Informamos sobre un macro de computación en memoria digital no volátil de 64 kb basado en tecnología STT-MRAM de 40 nm".

Un paso hacia un hardware de IA más escalable

El módulo basado en STT-MRAM introducido por los investigadores puede realizar cálculos y almacenar bits de manera confiable, todo dentro de un solo dispositivo. En pruebas iniciales, funcionó notablemente bien, ejecutando dos tipos distintos de redes neuronales con velocidad y precisión sobresalientes.

"Nuestro macro presenta multiplicación y digitalización in situ a nivel de bitcell, adición y acumulación digital reconfigurable en precisión a nivel macro y un esquema de entrenamiento consciente de la tasa de alternancia a nivel de algoritmo", escribieron los autores. "El macro admite multiplicaciones de matriz-vector sin pérdida con precisiones de entrada y peso flexibles (4, 8, 12 y 16 bits), y puede lograr una precisión de inferencia equivalente a software para una red residual a 8 bits de precisión y redes neuronales informadas por la física a 16 bits de precisión.

"Nuestro macro tiene latencias de cálculo de 7.4 a 29.6 ns y eficiencias energéticas de 7.02 a 112.3 tera-operaciones por segundo por vatio para multiplicaciones de matriz-vector completamente paralelas en configuraciones de precisión que van de 4 a 16 bits".

En el futuro, el nuevo módulo CIM desarrollado por el equipo podría contribuir al despliegue eficiente en energía de IA directamente en dispositivos portátiles, sin depender de grandes centros de datos. En los próximos años, también podría inspirar el desarrollo de sistemas CIM similares basados en STT-MRAM u otros dispositivos spintrónicos.